登录注册   忘记密码

SK海力士量产14纳米TLC NAND Flash 打破平面16纳米神话

SK海力士(SK Hynix)研发团队打破平面NAND Flash只能做到16纳米的神话,成功以14纳米3阶储存单元(Triple Level Cell;TLC)技术量产NAND Flash。

TIM截图20170818105859.jpg

据韩媒EToday报导,SK海力士由5位优秀成员组成的14纳米TLC量产小组成功达成交办任务,排除万难突破2D NAND Flash只能到16纳米的业内看法。

 

多年以来,2D NAND 一直都是半导体工业光刻(lithography)技术的发展推动力,其印刷尺寸是最小的,而且保持逐年下降。随着 2D NAND 的尺寸缩小到了十几纳米节点,每个单元也变得非常小,使得每个单元中仅有少数几个电子,而串扰问题又使得进一步缩小变得非常困难而且不够经济。随着 2D NAND 的问题越来越多,业界开始着眼于 3D NAND。

 

NAND Flash研发本部资深工程师李庆福(音译)表示,接受任务时正值2D向3D转换之际,开发2D产品的必要性受到质疑,团队面对16纳米难关的压力,研发进度迟迟不见往前,成员在身心方面都承受极大考验。

 

近期半导体业者的NAND Flash产品研发趋势快速由2D进入3D,SK海力士也在3D NAND Fash研发投入大部分人力。即便如此,市场上对2D NAND Flash的需求不至于立即消失,是支撑研究团队的动力。

 

NAND开发部研究员赵明冠(音译)表示,公司仍需要借用2D制程创造最大获利,14纳米TLC量产小组知道肩负任务的重要性。

 

NAND Flash 14纳米量产计划中最困难的部分在于必须沿用既有设备与制程,但研发人力只有20%。SK海力士未来技术研究院NAND核心任务小组资深工程师金宪圭(音译)表示,计划推动过程中只要出现一点点的些微进度,团队成员就感到无比雀跃,这是在限缩的条件之下大家能互相打气的原因所在。

 

NAND研发本部资深工程师许晃(音译)表示,曾经有几次因为团队成员有新构想,新构想也成功有具体化突破,激发大家持续进行各种构思,团队里凝聚很高的团队意识,即使对事情有不同见解,相互间的彼此信赖也未曾改变。

 

SK海力士ETCH技术组负责人林政勋(音译)表示,若要达到创新目标,不能只选已有明确方向的路走,勇于尝试探索未知才能收到成果。14纳米TLC量产小组成功达成任务,也打破业界认为是不可能任务的16纳米神话。

 

NAND Flash原理:

闪存的内部存储结构是金属-氧化层-半导体-场效晶体管(MOSFET),里面有一个浮置栅极(Floating Gate),它便是真正存储数据的单元。请看下图:

007.jpg

数据在闪存的存储单元中是以电荷(electrical charge) 形式存储的。存储电荷的多少,取决于图中的控制栅极(Control gate)所被施加的电压,其控制了是向存储单元中冲入电荷还是使其释放电荷。而数据的表示,以所存储的电荷的电压是否超过一个特定的阈值Vth来表示。

    a.对于NAND闪存的写入(编程),就是控制Control Gate去充电(对Control Gate施加电压),使得浮置栅极存储的电荷够多,超过阈值Vth,就表示0。

    b.对于NAND Flash的擦除(Erase),就是对浮置栅极放电,低于阈值Vth,就表示1。

008.jpg         

上图是一个8Gb 50nm的SLC颗粒内部架构,每个page有33,792个存储单元,每个存储单元代表1bit(SLC),所以每个page容量为4096Byte 128Byte(SA区)。每个Block由64个page组成,所以每个Block容量为262,114Byte 8192Byte (SA区)。Page是NAND Flash上最小的读取/写入(编程)单位(一个Page上的单元共享一根字符线Word line),Block是NAND Flash上最小的擦除单位。不同厂牌不同型号颗粒有不同的Page和Block容量。


如上所述,大家应该发现了,写入时,是在字符线上加压以写入数据,擦除时则是在位线上加压,因为一个块共享一条位线,这也是擦除的单位是块而不是页的原因,同理写入的最小单位是页的原因大家想必也已明白。


下图是个8Gb 50nm的SLC芯片,4KB 128字节的页大小,256KB 8KB的块大小。图中每个页内4096字节用于存储数据,另外128字节用于管理和ECC等。

009.jpg

NAND闪存还会利用多Plane设计以提升性能,请看下图:

010.jpg

多Plane设计的原理很简单,从上图中(Micron 25nm L73A)我们看到,一个晶片内部分成了2个Plane,而且2个Plane内的Block编号是单双交叉的,想象我们在操作时,也可以进行交叉操作(一单一双)来提升性能,根据测试,某些情况下性能可以比单Plane设计提高约50%以上。

011.jpg

上图向大家清楚说明了多Plane设计提升性能的原因。

在前面的SSD基本架构中,我们提及了交叉读写(Interleave)算法,这个算法的作用是什么呢?

前面所说的是针对单个晶片内部的多Plane进行操作,这里的Interleave指的是对单通道下多个晶片进行操作。打个比方,下图为64G的m4 SSD,颗粒为8颗粒L73A(每个颗粒内部2个Die封装),那么作为8通道的主控制器,每个通道里可以同时对2个Die(4个Plane)进行操作,达到提速的目的。

012.jpg

假设上面是单通道的操作模式,下图上面部分就是一个通道上有1个Die,下面部分则是一个通道上有2个Die。假定1次读取需要5个时钟周期,一个方块代表1个时钟周期,第五个时钟周期数据即可传输完成,2个Die的时候采用交错操作,第一个时钟周期时Die 1 发送完读取指令后在第二个时钟周期时,Die 2接着发送读取指令,这样就能接近成倍的提升性能,这也就是为什么m4的128G写入速度比64G写入速度快一倍的道理。            

013.jpg

您的评论:

0

用户评价

  • 暂无评论