登录注册   忘记密码

一个电源工程师对EMI的见解!

在我接触EMI前,很多电源适配器工程师以他们有丰富的EMI调试经验来鄙视我们这些菜鸟,搞的我一直以为EMI是门玄学,也有很多人动不动就拿EMI出来吓人。我想说电源适配器EMI确实很难理解,很难有精确的纸面设计,但是通过研究我们还是能知道大概趋势指导设计,而不是一些工程嘴里完全靠trial and error的流程。


这就是我们电源适配器工程师外出机构做测试的实验室~

640.webp (20).jpg

我先给出结论,电源适配器EMI确实和开关频率不成线性关系,某些开关频率下,EMI滤波器的转折频率较高,但是总体趋势而言,是开关频率越高,电源适配器EMI体积越小!  

       

我知道很多人开始喷我了,怎么可能,di/dt和dv/dt都大了,怎么可能EMI滤波体积还小了。我想说一句,共模和差模滤波器的没有区别,相同的截止频率下,高频的衰减更大!就算你高频下共模噪声越大,但是你的记住,这个频率下LC滤波器的衰减更大,想想幅频曲线吧。为了说明这个结论,我给出一些定量分析结果。这些EMI分析均基于AC/DC三相整流,拓扑为维也纳整流。我分别给出了1Mhz和500Khz的共模噪声,可以看出,500khz共模滤波器需要的截止频率为19.2kHz,1MHz为31.2kHz。

640.webp (21).jpg

这张图给出了不同频率下共模和差模滤波器转折频率的关系,可以看出,一些低频点EMI滤波器体现出了非常好的特性。例如70Khz,140Khz。而这两个开关频率是工业界常用的两个开关频率,非常讨巧,因为EMI噪声测试是150KHz到30MHz。不过这个也与拓扑有关。

640.webp (22).jpg

以上数据均基于仿真,虽然不能精确的反应EMI噪声的大小,但是趋势肯定是正确的。说了这么多,我只想表明,开关频率的选取相当有学问。如果要以高功率密度为设计指标,开关频率并不是越高越好,而是有一个最佳转折点。下面2张图给出了维也纳整流器和BUCK-type整流器的功率密度趋势,可以看出,最佳功率密度点不是一个开关频率。对那些拍着脑瓜选开关频率,解决EMI问题并且鄙视过我的老工程师,我还是怀有很大敬意的,但是我想说的是,如果真正想设计一台最高功率密度的变换器,详细的考证是值得的,还不是单纯依靠经验,况且经验背后也是一定有理论支持。

640.webp (23).jpg

我不禁问个问题,都有EMI滤波器,EMI噪声都符合标准,为啥高频干扰大。难道大家在实际工程遇到高频干扰是个假象?不是的,举一个非常简单的例子,剩下的自己思考吧。  


在输入电压较高的场合中,一般开关管驱动的都需要隔离。我们知道隔离后一端的地一般要接到悬浮开关管的源端,一般这一点的电平是跳变的,以氮化镓晶体管为例,这点电压变化率可以达到140kV/us。而隔离芯片前一端的地是与控制地连接的,你随便看看隔离模块电源的手册,原副边耦合的寄生电容一般在60pF左右,也是就说在高速开关瞬间,会产生大约6A的电流从副边的地通过电容耦合到原边,原边的地电平肯定瞬间产生尖峰,整个控制系统产生强烈的干扰。所以做高频的时候,隔离电源的地线千万不要平行的铺在2层PCB中,干扰效果会更加强烈。


同时选隔离芯片的时候也需要注意一个参数叫做CM transient immunity(肯定会给的),这个参数最好大于开关瞬间,桥臂中点电平的变化速率。光耦隔离这个参数一般在30kV/us,磁耦在35kV/us,电容耦合在50kV/us(是不是绝望了,都比氮化镓低,硅器件一般在10kV/us,Sic 30kV/us)。

640.webp (24).jpg

还有很多细节可以引起干扰,不过真的不是EMI噪声做的孽。  

         

我先简单的把以上内容总结一下: 

电源适配器不是开关频率越高,功率密度就越高,目前这个阶段来说真正阻碍功率密度提高的是散热系统和电磁设计(包括EMI滤波器和变压器)和功率集成技术。


慎重选择开关频率,开关频率会极大的影响整个变化器的功率密度,而且针对不同器件,拓扑,最佳的开关频率是变化的。


高频确实产生很多很难解决的干扰问题,往往要找到干扰回路,然后采取一些措施。


为了继续维持电力电子变换器功率密度的增长趋势,高频肯定是趋势。只是针对高频设计的电力电子技术很不成熟,相关配套芯片没有达到要求,一些高频的电源适配器电磁设计理论不完善和精确,使用有限元软件分析将大大增加开发周期。

您的评论:

0

用户评价

  • 暂无评论